Synopsys Design Compiler

Synopsys Design Compiler

Logiciel de synthèse logique ASIC pour la compilation de Verilog, VHDL et System Verilog dans un masque GDSII pour la fabrication de circuits intégrés.
Synopsys propose Design Compiler 2010 qui offre une double accélération du flux de synthèse et d'implémentation physique.Les concepteurs RTL peuvent effectuer des explorations de plan d'étage pour identifier et résoudre rapidement les problèmes de plan d'étage.
synopsys-design-compiler

Site Internet:

Les catégories

Alternatives à Synopsys Design Compiler pour toutes les plateformes avec licence gratuite

Synplify Pro

Synplify Pro

Front-end de synthèse FPGA générique pour FPGA tels que Xilinx et Altera.